单片SDRAM的数据读写乒乓操作设计

摘要：

针对数字视频图像采集及其显示系统中高速实时的数据需要缓存的问题，提出一种基于FPGA的SDRAM控制器设计。在研究SDRAM的逻辑结构的基础上，利用Verilog语言实现了SDRAM的初始化以及读写操作，同时提出一种仅使用一块SDRAM进行数据写入和读出的乒乓操作的方法，并且使用FIFO实现了异步时钟数据的交换。实验仿真波形图表明该设计能很好的实现SDRAM控制器的数据缓存以及数据读写的乒乓操作。

关键词：FPGA、SDRAM控制器、分时复用、乒乓操作、FIFO

分类号：TP343(计算技术、计算机技术)

资助基金：吉林省教育厅“十一五”科学技术研究项目2010JYT04

在线出版日期：2013-11-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：140-143