基于FPGA的中值滤波算法研究与硬件设计

摘要：

本文以FPGA为平台,使用VHDL硬件描述语言设计并实现了中值滤波图像处理算法.在设计过程中,通过改进算法和优化结构,在合理地利用硬件资源的基础上,有效地挖掘出算法内在的并行性,采用流水线结构优化算法,提高了处理速度.文中提出了一种快速中值滤波算法,可以大大节省硬件资源,同时提高了处理速度.

关键词：FPGA、快速中值滤波、图像处理

所属期刊栏目：31

分类号：TP273(自动化技术及设备)

资助基金：国家高技术研究发展计划863计划2003AA712014

在线出版日期：2008-06-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：8-10,14