MIMO-OFDM系统定时同步算法的FPGA设计

摘要：

对多入多出-正交频分复用(MIMO-OFDM)系统中基于训练序列的定时同步算法进行了阐述.着眼于系统定时同步算法的硬件实现,对通过现场可编程门阵列(FPGA)实现定时同步算法的复杂度按照单位时间内乘、加次数的方法进行了分析.为降低系统中定时同步算法在FPGA实现过程中的复杂度,对单个定时同步模块内部子模块,以及多个定时同步模块间的关系进行了研究,提出了MIMO-OFDM系统定时同步算法的简化实现方案,并对简化方案在Xilinx公司的Virtex-Ⅱ Pro系列FPGA中的资源使用情况进行了统计.研究表明,简化实现方案可以用于MIMO-OFDM系统定时同步算法的硬件实现.

关键词：定时同步、多入多出、正交频分复用、现场可编程门阵列

所属期刊栏目：29

分类号：TN929.5

资助基金：国家高技术研究发展计划863计划2003AA12331004;三星电子中国通信研究院项目

在线出版日期：2006-09-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：99-102