10.3969/j.issn.1007-5321.2003.04.013
JPEG2000 EBCOT编码器的VLSI结构设计
采用并行运算和动态内存控制DMC(dynamic memory control)的结构完成了EBCOT(embedded block coding with optimized truncation)编码器的VLSI设计.在保证编码速度的前提下,最大限度降低了片内存储器的访问频率,同时将片内小波系数缓存量减少了60%以上.在200 MHz的工作主频下,每秒可以完成20帧分辨率为1 024×1 024×24比特图像的JPEG2000编码.该EBCOT编码器已经作为单独的IP核应用于目前正在开发的JPEG2000图像编解码芯片中.
优化截断的嵌入式分块编码、动态内存控制、JPEG2000
26
TN402(微电子学、集成电路(IC))
2004-01-02(万方平台首次上网日期,不代表论文的发表时间)
共5页
61-65