任意点存储器结构FFT处理器地址策略

摘要：

提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连续帧处理模式,多点数计算和并行无地址冲突等特点集成在一起.另外,素因子FFT算法也被运用到该处理器当中用以降低乘法器个数和蝶形因子存储,以及满足任意点数的计算需求.设计了一种统一的基-2,3,4,5的Winograd算法的蝶形计算单元用以降低计算复杂度.实验仿真结果表明,本FFT处理器在122.88 MHz工作频率下功耗只有40.8 mW,非常适合LTE系统的应用.

关键词：并行地址无冲突、存储器结构FFT处理器、素因子算法、Winograd算法

所属期刊栏目：37

分类号：TN492(微电子学、集成电路（IC）)

在线出版日期：2017-11-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：953-957