基于1 bit量化的超宽带同步技术研究

摘要：

为有效简化FPGA运算复杂度,降低FPGA处理时钟,在传统的滑动窗相关的基础上,结合1 bit量化方法及多径能量积累的抗多径算法,提出了一种基于1 bit量化的超宽带多路并行同步方法,在此基础上设计了FPGA实现方案.推导分析了1 bit量化同步方法对系统性能的影响,给出了信噪比损失的量化结果.仿真结果表明,在低信噪比条件下,1 bit量化方法引入2 dB的信噪比损失.在高斯信道和瑞利信道下,通过针对虚警概率和漏检概率的分析及仿真,找到最优门限范围.

关键词：1 bit量化、多路并行、同步、高斯信道、瑞利信道、信噪比

所属期刊栏目：37

分类号：TN945.4

资助基金：国家自然科学基金资助项目61301089 61402044;国家部委“八六三”计划项目2015AA01A706;北京市教委科研计划资助项目KM201511232011;北京市科技新星计划资助项目Z161100004916086

在线出版日期：2017-04-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：175-179