基于多值逻辑的高性能片上总线设计

摘要：

针对深亚微米条件下线延迟超越器件的延迟影响芯片性能的问题,提出一种新的片上总线模型和架构.采用多值逻辑传输模式实现片上模块间的通信;采用地址预置技术,提高基于四值逻辑的片上模块间的数据传输效率.ADMS仿真结果表明,相对于二值地址预置总线,在保持相同数据吞吐量时,可以使总线的数量明显减少;在保持相同总线数目时,数据吞吐量提高2倍.

关键词：片上总线、多值逻辑、地址预置

所属期刊栏目：32

分类号：TN453(微电子学、集成电路（IC）)

资助基金：北京理工大学基础研究基金资助项目3050012211106;北京理工大学大学生创新资助项目101000718

在线出版日期：2013-01-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1061-1064