10级流水线双精度浮点乘法器的设计

摘要：

提出了一种基于IEEE754标准的双精度浮点乘法器的流水线设计方法. 该方法面向32bit数据通路的数字信号处理器,每个64bit双精度浮点操作数划分为2个32bit数据, 采用32bit×32bit无符号阵列乘法器实现有效数的相乘,并通过控制部分积与其选择信号在流水线中的同步传递,用1个66bit加法器实现了4个部分积的相加. 采用提出的舍入方法完成了有效数的舍入. 整个双精度浮点乘法器的设计分为10级流水线. 硬件仿真验证了该方法的正确性和有效性.

关键词：双精度浮点数、乘法器、流水线

所属期刊栏目：27

分类号：TP302.2(计算技术、计算机技术)

资助基金：国家部委预研项目200205

在线出版日期：2007-05-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：349-353