浮点数字信号处理器Data-RAM的RTL模型设计

摘要：

提出了一种双精度浮点数字信号处理器Data-RAM的RTL模型设计方法.分析了Data-RAM的结构和访问机制,采用自顶向下的方法和VHDL语言,实现了Data-RAM 的RTL模型设计并验证了其功能的正确性.该模型支持3地址独立进行数据存取,支持字节、半字、字的读写访问和双字的读访问.在访问地址不冲突的前提下,最大可以在同一时钟周期进行2次64 bit的读操作和1次32 bit读写操作.Data-RAM的RTL模型设计为门级和物理级的性能设计提供了参考.

关键词：数字信号处理器、Data-RAM、RTL模型

所属期刊栏目：27

分类号：TP302.2(计算技术、计算机技术)

资助基金：国家部委预研项目200205

在线出版日期：2007-03-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：68-72