跳频系统中Turbo码译码器的FPGA实现

摘要：

给出了跳频系统中Turbo码译码器的FPGA(field programmable gate array)实现方案.译码器采用了Max-Log-Map译码算法和模块化的设计方法,可以对不同帧长的Turbo码进行译码.在Xilinx公司的FPGA芯片xc3s2000-4fg676上实现了帧长可变的Turbo译码器.在帧长为1 024 bit、迭代5次条件下,该译码器时延为0.812 ms,数据吞吐量为1.261 Mbit/s.分别在高斯白噪声和部分频带噪声干扰两种信道环境中测试该Turbo码译码器的误码率性能,在部分频带噪声干扰中使用了AGC(自动增益控制),结果表明,AGC有效提高了译码器在部分频带噪声干扰下的性能.

关键词：跳频系统、Turbo译码器、FPGA、部分频带噪声干扰

所属期刊栏目：27

分类号：TN914

资助基金：北京市自然科学基金4052024

在线出版日期：2007-03-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：63-67