FPGA实现高速加窗复数FFT处理器的研究
万方数据知识服务平台
应用市场
我的应用
会员HOT
万方期刊
×

点击收藏,不怕下次找不到~

@万方数据
会员HOT

期刊专题

10.3969/j.issn.1001-0645.2003.03.029

FPGA实现高速加窗复数FFT处理器的研究

引用
研究采用FPGA设计高速专用FFT处理器的实现方法,使处理器能对复数数据顺序进行加窗、FFT及模平方运算.本设计具有4个特点:设计实现了只用一个运算单元进行以上3种运算的方案,有效地节省了逻辑资源;采用流水方式提高了系统的处理速度,使通信、计算、存储等操作协调一致;采用块浮点算法使系统兼有定点运算速度高与浮点运算精度高的特点;采用TMS存储模式,降低了对外围电路的速度要求.该设计方法可以广泛应用于高速数字信号处理领域.

快速傅里叶变换、蝶形单元、加窗运算、模平方运算

23

TN911.72

2004-01-08(万方平台首次上网日期,不代表论文的发表时间)

共5页

381-385

相关文献
评论
暂无封面信息
查看本期封面目录

北京理工大学学报

1001-0645

11-2596/T

23

2003,23(3)

相关作者
相关机构

专业内容知识聚合服务平台

国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”

国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304

©天津万方数据有限公司 津ICP备20003920号-1

信息网络传播视听节目许可证 许可证号:0108284

网络出版服务许可证:(总)网出证(京)字096号

违法和不良信息举报电话:4000115888    举报邮箱:problem@wanfangdata.com.cn

举报专区:https://www.12377.cn/

客服邮箱:op@wanfangdata.com.cn