基于A2-RO电路版图填充的硬件木马抗植入方法

摘要：

集成电路芯片制造过程中,攻击者可以利用电路版图中的空白区域植入硬件木马.为此,提出了一种基于A2-RO电路版图填充的硬件木马抗植入方法,以减小电路版图中的空白区域为防护目标,设计了能够动态监测稀有节点翻转情况的功耗表征结构A2-RO,并提出了迭代填充算法及路径构建算法,通过在电路版图的空白区域中智能化地构建A2-RO电路,提高了电路的安全防护水平.基于SMIC 180 nm工艺,以ISCAS'85和ISCAS'89中的基准电路作为研究对象进行仿真验证.仿真结果表明:版图填充后,芯片的面积利用率提高至95％以上,剩余空白区域无法填充最小尺寸的标准单元.A2-RO电路移除攻击后的侧信道电流变化值为1.921 mA,有效实现了对版图空白区域的防护.版图填充的额外布线资源开销可控制在7％以内,对关键路径延时的影响在1.2％以内.

关键词：集成电路、硬件木马、版图填充、稀有节点、标准单元

所属期刊栏目：48

分类号：TN47(微电子学、集成电路（IC）)

资助基金：国家自然科学基金61832018

在线出版日期：2022-04-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：514-521