基于FPGA的低复杂度快速SIFT特征提取

摘要：

尺度不变特征变换(SIFT)算法具有优良的鲁棒性,在计算机视觉领域得到广泛应用.针对SIFT算法高计算复杂度而导致其在CPU上运行实时性低的问题,基于现场可编程门阵列(FPGA)设计了一种低复杂度的快速SIFT硬件架构,主要对算法的特征描述符提取部分进行优化.通过降低梯度信息(包括梯度幅值和梯度方向)的位宽、优化高斯权重系数的产生、简化三线性插值系数的计算和简化梯度幅值直方图索引的求解等方法,避免了指数、三角函数和乘法等复杂计算,降低了硬件设计复杂度和硬件资源消耗.实验结果显示,提出的低复杂度快速SIFT硬件架构,与软件相比,可以获得约200倍的加速;与相关研究相比,速度提高了3倍,特征描述符稳定性提高了18％以上.

关键词：现场可编程门阵列(FPGA)、尺度不变特征变换(SIFT)、硬件设计、梯度信息、特征描述符提取

所属期刊栏目：45

分类号：TP391.4(计算技术、计算机技术)

资助基金：国家自然科学基金61574099

在线出版日期：2019-05-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：804-810