热效应布局下的缓冲器插入时序优化方法

摘要：

随着集成电路的集成度越来越高,芯片的发热量越来越大且其内部温度呈不均匀分布,这会影响关键路径的传播延时,进而影响基于缓冲器插入的关键路径性能.提出了一种考虑芯片热效应布局优化的缓冲器插入时序优化方法,在版图设计的早期估计芯片的热分布和温度分布并且把其应用到版图布局优化和RC延时模型中.同时利用模拟退火算法基于热分布调整并优化布局,最后在最优布局下利用提出的缓冲器插入模型和快速插入算法进行时序优化.仿真结果表明相对于不考虑温度效应布局优化的缓冲器插入方法,缓冲器插入延时优化方法能有效降低最坏延时和缓冲器插入数目,最坏延时比传统方法降低9％ ～ 18％,比文献已经提出的最好方法降低5％～7％,缓冲器插入数比其少10～ 20个.

关键词：大规模集成电路、布局规划、缓冲器插入、互连线、模拟退火算法

所属期刊栏目：41

分类号：TN405.97;TN402(微电子学、集成电路（IC）)

资助基金：国家自然科学基金61201307

在线出版日期：2017-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：1813-1820