低压CMOS折叠共源共栅混频器的设计

摘要：

基于SMIC 0.18 μmCMOS工艺,采用一种折叠共源共栅结构,设计实现了一种低压CMOS折叠共源共栅混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电源电压问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折衷设计的难题.该混频器核心电路尺寸为165 μm X 75μm,当射频信号、本振信号和中频信号分别为1575.42 MHz、1 570 MHz和5.42 MHz时,仿真表明:该混频器转换增益(Gc)为15 dB,双边带噪声系数为12.5 dB,输入三阶截断点为-0.4 dBm,在1.2 V的电源电压条件下,功耗为3.8 mW,可用于航空航天领域的电子系统中.

关键词：CMOS集成电路、射频接收机、混频器、导航、电源、低压、折叠共源共栅

所属期刊栏目：34

分类号：TN47(微电子学、集成电路（IC）)

资助基金：国防科工委民用航天专项资助项目

在线出版日期：2009-03-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1452-1455,1468