基于多处理器高距离分辨力雷达算法并行实现

摘要：

介绍了一个用于跟踪高速目标的基于8片ADSP-TS201 TigerSHARC处理器的实时信号处理机的并行实现.讨论了并行处理机整体结构设计,包括处理器间拓扑结构、通信、同步与控制等.实现并行系统的一个关键是将应用问题优化映射到目标处理机硬件的各个并行部件中,文中在考虑算法复杂度、可分解度、并行度的同时,综合处理机平台处理能力、实时性、处理器间通信量及运算负载的平衡性等因素,实现了算法流程到硬件平台的高效映射.在此基础上,重点研究了系统级、运算级和指令级的并行流水线设计方法,分析了利用SIMD(Single Instruction Multiple Data),静态超标量,BTB(Branch Target Buffer)等并行结构和处理机制对并行汇编指令进行高效的优化.实际的校飞试验验证了该处理机设计与实现方法的有效性、实时性和可靠性.

关键词：PD雷达、实时系统、并行处理系统

所属期刊栏目：32

分类号：TN95

在线出版日期：2006-11-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：1077-1082