基于流水线架构的卷积神经网络FPGA实现

摘要：

卷积神经网络(CNN)已被广泛用于图像处理领域,且通常在CPU和GPU平台上进行计算,然而在CNN推理阶段存在CPU计算速度慢和GPU功耗高的问题.鉴于现场可编程门阵列(field programmable gate array,FPGA)能够实现计算速度和功耗的平衡,针对当前在卷积结构设计、流水线设计、存储优化方面存在的问题,设计了基于FPGA的卷积神经网络并行加速结构.首先将图像数据和权值数据定点化为16bit定点数,一定程度上减少了乘加运算的复杂性;然后根据卷积计算的并行特性,设计了一种高并行流水线卷积运算电路,提高了卷积运算性能,同时也对与片外存储进行数据交互的流水线存储结构进行了优化,以减少数据传输的时间消耗.实验结果表明,整体加速器在ImageNet数据集上的识别率达到94.6％,与近年来相关领域的报道结果相比,本文在计算性能方面有一定的优势.

关键词：卷积神经网络;现场可编程门阵列(FPGA);硬件加速器;流水线;并行结构

所属期刊栏目：48

分类号：TP331.2(计算技术、计算机技术)

在线出版日期：2021-11-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：111-118