DTMB标准的高速多码率LDPC编码器设计

摘要：

针对中国数字电视广播地面传输标准（DTMB）中给出的多码率LDPC码生成矩阵的特点，设计了一种串行输入串行输出基于流水线SRAA（Shift Register Adder Accumulator）结构的编码器，并同时适用于3种不同码率的LD-PC码。在Altera公司的EP3SLl50型号FPGA平台上，整个设计最高时钟可达341．88MHz，简化了存储器设计结构，完全适合于DTMB标准调制器的开发。

关键词：准循环LDPC码、中国数字电视广播地面传输标准、SRAA结构、FPGA

所属期刊栏目：19

分类号：TN949.197

在线出版日期：2012-09-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：29-33