电子时钟仿真及其FPGA实现

摘要：

基于VHDL语言设计各个模块,用原理图文件的方式将各个模块连接起来,通过调试仿真,最终实现了24小时时钟的正常显示,清零,暂停,调整时间的功能,并将其烧录至FLEX系列EPF 10k10LC84-4此种型号的芯片中,按照设计的管脚设置对电路板进行连线,测试并验证了各项功能的正确性.

关键词：VHDL、PLD、编译、仿真

所属期刊栏目：16

分类号：TN011(一般性问题)

在线出版日期：2009-06-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：69-74