10.3969/j.issn.1673-4793.2008.03.012
基于FPGA的RS译码器的设计与实现
采用改进型Berlekamp_Massey(RiBM)算法设计并实现了基于FPGA的符合DRM_DCP接口协议的RS(255,207)译码器,可实现对每个码字(255个码元)中不多于24个码元的错误进行纠正.此外,介绍了设计中所采用的一种层次化数字信号处理IP的设计流程,可有效的提高设计和验证的效率.
RS译码器、FPGA、关键方程、TimeQuest时序约束
15
TP331.1(计算技术、计算机技术)
2009-01-07(万方平台首次上网日期,不代表论文的发表时间)
共5页
73-77