一种基于QuartusⅡ集成综合器的FPGA面积优化方法

摘要：

本文介绍了一种基于QuartusⅡ的FPGA代码优化方法,优化代码可以被QuartusⅡ6.0集成的综合器直接综合成基本宏功能模块(Megafunction),映射成Memory资源,不占用LE资源,从而大大节省了面积.

关键词：FPGA、面积优化、FIR、Verilog

所属期刊栏目：14

分类号：TP332.1(计算技术、计算机技术)

在线出版日期：2007-12-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：57-59,74