10.3969/j.issn.1673-4793.2005.01.008
基于对偶基的比特并行算法实现RS编码
以DVB-C系统中的RS编码为例,参照Berlekamp比特串行乘法器,提出了一种基于对偶基的比特并行乘法器的方法来实现RS编码器,可以达到较高的吞吐率,从而可以采用FPGA/CPLD实现高速RS编码.
RS编码、有限域乘法器、对偶基、比特并行、FPGA
12
TN919.3
2005-08-11(万方平台首次上网日期,不代表论文的发表时间)
共6页
43-48
点击收藏,不怕下次找不到~
10.3969/j.issn.1673-4793.2005.01.008
RS编码、有限域乘法器、对偶基、比特并行、FPGA
12
TN919.3
2005-08-11(万方平台首次上网日期,不代表论文的发表时间)
共6页
43-48
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn