异步低功耗RSA电路结构的设计和实现

摘要：

提出一种适用于智能卡和电子标签的异步低功耗RSA电路结构及其模乘电路结构,使用GTECH的优化方法和BrzCallMux的实现策略,基于TSMC130nmCMOS标准工艺进行ASIC实现.结果表明,所提出的异步低功耗RSA的面积最低仅为其他RSA面积的4％,一次加解密时间最低仅为其他RSA加解密时间的0.216％,功耗最低仅为其他RSA功耗的16.99％.

关键词：异步、低功耗、RSA、GTECH、ASIC

所属期刊栏目：54

分类号：TN492(微电子学、集成电路（IC）)

在线出版日期：2018-12-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1351-1354