基于多级放大结构的高速低功耗时间数字转换器设计

摘要：

提出一种多级放大时间数字转换器新型结构.该结构由粗测和细测组成, 粗测部分利用延时链得到小于一个延时单元的关键余量, 并设计了面积小、功耗低的关键余量选择逻辑.细测部分, 利用两倍时间放大器和过半判断器从高位到低位依次产生4位二进制码.在SMIC 65 nm工艺下仿真, 新型结构的分辨率为1.44 ps, 量程为736 ps, 转换速度可达470 MS/s, 在100 MHz频率下, 平均功耗仅为1.3 mW.对两倍时间放大器设计了校准电路, 提高了抵抗PVT的能力, 得到良好的积分非线性.

关键词：时间数字转换器、时间放大器、高速、低功耗

所属期刊栏目：54

分类号：TN453(微电子学、集成电路（IC）)

在线出版日期：2018-05-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：299-306