可重构算子阵列的结构和建模
提出一种由多种粗粒度、功能可配置的可重构算子组成的新型FPGA结构——可重构算子阵列结构,能完全替代细粒度的基于查找表的可编程逻辑单元,降低配置加载时间,同时电路速度具有可比性.可重构算子分为运算类、控制类、路径类和存储类,像电路指令集一样可支撑所有电路的实现.互连结构分为全局互连、局部互连和IO互连,分别承载远距离、邻近和系统外部的数据传输,互连开关采用通用开关阵列的形式.互连线段分为组线和单线两种,其中组线的位宽大于1比特,其行为一致,从而减小开关数目,提高传输速度.为了对该阵列结构进行性能分析和结构探索,还针对该结构进行建模,通过结构文件快速生成不同的结构,可作为深入研究的有效手段.
FPGA、可重构算子、结构建模、互连结构
50
TP492
深圳科技提升计划基础研究重点项目JCYJ20120614150120560
2017-01-18(万方平台首次上网日期,不代表论文的发表时间)
共7页
761-767