基于FPGA平台的电路级抗差分功耗分析研究

摘要：

研究DPA攻击方法以及相应的电路级防护技术,提出在FPGA(现场可编程门阵列)上实现WDDL的设计方法以及适用于FPGA的对称布线技术,随后在FPGA平台上实现一个4位加法器并进行功耗分析.实验结果表明,WDDL电路的功耗波动比普通电路有较明显的下降.WDDL结构以一定的芯片面积为代价,可有效降低FPGA功耗与数据的相关性,具有较好的抗DPA(差分功耗分析)攻击性能.

关键词：差分功耗分析(DPA)、WDDL、对称布线、FPGA

所属期刊栏目：50

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2017-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：652-656