高灵敏度GPS接收机载波跟踪环路的设计优化与实现

摘要：

基于高灵敏度GPS基带信号处理器,设计优化并实现了GPS载波跟踪环路。为了提高跟踪灵敏度,对鉴相器的性能、环路误差、环路参数进行了分析优化,并采用锁频环辅助锁相环结构,同时对于需要多个乘法器、除法器的模块采用分时共享技术,降低了资源消耗减小芯片面积。用Verilog硬件描述语言实现了所设计的载波跟踪环路,在ModelSim中完成了RTL级代码的逻辑和功能仿真,搭建了FPGA开发板验证平台,并使用GPS L1波段信号源进行性能测试。测试结果表明所设计的载波跟踪环路可达到25 dB-Hz的跟踪灵敏度。单通道载波跟踪环路基于SMIC 0.18μm工艺,Design Complier的逻辑综合面积为425555μm2。

关键词：全球定位系统(GPS)、高灵敏度、载波跟踪、锁相环(PLL)、锁频环(FLL)

所属期刊栏目：47

分类号：P228;TN851(大地测量学)

在线出版日期：2012-04-21（万方平台首次上网日期，不代表论文的发表时间）

页码：783-788