一种新的H.264/AVC标量量化并行VLSI结构

摘要：

针对H.264视频编码标准关键技术52级标量量化的VLSI实现过程中,传统结构的速度和面积不能有效满足H.264在高速高并行编码应用中的实时要求,通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法,有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能,当级数为2时,其块处理速率可以达到121.6 MHz, 能够满足4096×2304@120 Hz视频的实时处理要求.该结构在面积和功耗方面较传统结构也有较大的改进,采用SMIC 0.13 μm工艺单元库,综合时钟频率设为100 MHz时,等效门和功耗分别节省了38%和30%.

关键词：H.264、VLSI结构、视频编码

所属期刊栏目：44

分类号：TN79+1(基本电子电路)

在线出版日期：2008-11-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：522-526