10.3321/j.issn:0479-8023.2008.01.012
一种降低流水化指令缓冲存储器泄漏功耗的设计方法
流水化的指令缓冲存储器通常被用于高频率处理器中,以提高取指带宽.然而,在以往的研究工作中,对流水化指令缓冲存储器的泄漏功耗问题关注较少.在工作中发现流水化的指令缓冲存储器较之传统的指令缓冲存储器能够更好地提供降低泄漏功耗的机会.通过这一观察,提出根据取指地址的要求来动态管理指令缓冲存储器中行的活动--仅仅使需要访问的行处于正常活动状态,而其他行均被控制在低电压模式下,从而大幅度降低这些行的泄漏功耗.通过模拟评测发现,该方法使流水化的指令缓冲存储器的泄漏功耗降低了77.3%,而处理器的性能损失仅为0.32%.
泄漏功耗、流水化指令缓冲存储器、动态电压调节
44
TP33(计算技术、计算机技术)
国家高技术研究发展计划863计划2004AA1Z1010
2008-06-19(万方平台首次上网日期,不代表论文的发表时间)
共7页
55-61