H.264/AVC帧内预测器的VLSI实现

摘要：

提出了一种帧内预测电路的实现方法,在舍弃了平面预测模式情况下,通过多路选择器选择不同加法路径,和大量共用加法器,以较小代价实现了帧内预测所有剩余的预测模式.在基于SMIC CMOS 0.18μm 最坏工艺条件下,电路规模仅为 4000 门,关键路径延迟为 5.7 ns.

关键词：H.264/AVC、VLSI、帧内预测

所属期刊栏目：44

分类号：TP302(计算技术、计算机技术)

资助基金：国家自然科学基金90207018;60576030

在线出版日期：2008-06-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：44-48