双端口 SRAM抗写干扰结构的优化设计

摘要：

针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构.基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗.仿真结果显示,在0.9V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4％,动态功耗降低了约48.1％,抗干扰能力得到显著提升.

关键词：双端口静态随机存储器(SRAM)、位线电平复制、写干扰、控制逻辑、数据写入时间

所属期刊栏目：48

分类号：TN791;TN432(基本电子电路)

资助基金：辽宁省自然科学基金资助项目2021-MS-148

在线出版日期：2023-08-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：617-623