用于12bit250MS/s流水线ADC的运算放大器设计

摘要：

设计了一种应用于12 bit 250 MS/s采样频率的流水线模数转换器(ADC)的运算放大器电路.该电路采用全差分两级结构以达到足够的增益和信号摆幅;采用一种改进的频率米勒补偿方法实现次极点的“外推”,减小了第二级支路所需的电流,并达到了更大的单位增益带宽.该电路运用于一种12 bit 250 MS/s流水线ADC的各级余量增益放大器(MDAC),并采用0.18 μm 1P5M 1.8 V CMOS工艺实现.测试结果表明,该ADC电路在全速采样条件下对于20 MHz的输入信号得到的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,整个ADC电路的功耗为320 mW.

关键词：流水线模数转换器(ADC)、运算放大器、米勒补偿、余量增益放大器(MDAC)、开关电容

所属期刊栏目：40

分类号：TN722.77(基本电子电路)

在线出版日期：2015-06-04（万方平台首次上网日期，不代表论文的发表时间）

页码：353-357