多芯片叠层封装中的芯片应力分析及结构优化

摘要：

针对典型的四层芯片叠层封装产品,采用正交试验设计与有限元分析相结合的方法研究了芯片、粘合剂、顶层芯片钝化层和密封剂等十个封装组件的厚度变化对芯片上最大热应力的影响,并利用找到的主要影响因子对封装结构进行优化.结果表明,该封装产品可以在更低的封装高度下实现,并具有更低的芯片热应力水平及更小的封装体翘曲,这有助于提高多芯片叠层封装产品的可靠性.

关键词：芯片应力分析、多芯片封装、有限元分析、可靠性

所属期刊栏目：30

分类号：TN306(半导体技术)

在线出版日期：2005-12-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：11-16