两相时钟方案

摘要：

选择时钟方案是同步时序集成电路设计的前提.本文阐述了两相时钟方案的规则,通过比较一相时钟与两相时钟方案,给出了两相时钟方案用于同步时序电路设计的优点.最后结合例子简要介绍了该方案在VERILOG HDL中的应用及其注意事项.

关键词：两相时钟、锁存器、触发器

所属期刊栏目：28

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2003-12-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：65-68